高速PCB設計中的時(shí)序分析
發(fā)布時(shí)間：2016-07-07 08:16:24 分類(lèi)：行業(yè)新聞
對于數字系統設計工程師來(lái)說(shuō)，時(shí)序分析是高速昆山PCB設計中的重要內容。尤其是隨著(zhù)百兆總線(xiàn)的出現，信號邊沿速率達到皮秒級后，系統性能更取決于前端設計，要求在設計之初必須進(jìn)行精確的時(shí)序分析和計算。時(shí)序分析和信號完整性密不可分，好的信號質(zhì)量是確保時(shí)序關(guān)系的關(guān)鍵。由于反射、串擾等現象造成的信號質(zhì)量問(wèn)題都很可能帶來(lái)時(shí)序的偏移和紊亂，我們設計時(shí)必須把二者必須結合起來(lái)考慮。
時(shí)序分析的出發(fā)點(diǎn)是根據信號建立或保持時(shí)間關(guān)系來(lái)確定
設計方案，這種方法貫穿于整個(gè)
設計流程，包括IC
設計、板級
設計和系統
設計。
飛行時(shí)間是指從信號發(fā)出時(shí)刻到信號在接收端穩定時(shí)刻的差值，用來(lái)表述布線(xiàn)和負載導致的延時(shí)。在低速情況下，可以采用近似方法確定，但在高速PCB
設計時(shí)，由于受負載及傳輸線(xiàn)效應等因素影響必須采用仿真的方法來(lái)確定。在確定飛行時(shí)間后，時(shí)序計算可以采用表格或者手工方法實(shí)現，以檢查信號是否滿(mǎn)足信號采樣保持要求。同理，逆向這一過(guò)程可以獲得布線(xiàn)長(cháng)度規則。
公共時(shí)鐘模式的特點(diǎn)是收發(fā)端時(shí)鐘均由公共時(shí)鐘源提供，它有兩個(gè)特點(diǎn)，一是要求數據在一個(gè)周期內要到達接收端，其次是時(shí)鐘相差對時(shí)序影響較大。
通常當時(shí)鐘和數據采用相同類(lèi)型接口驅動(dòng)時(shí)，時(shí)序計算只需考慮它們之間的相差，如果不是這種情況，則需要根據飛行時(shí)間來(lái)調整相差（比如布線(xiàn)長(cháng)度），此時(shí)在PCB
設計中通常意義上的數據時(shí)鐘布線(xiàn)等長(cháng)的方法變得無(wú)效。
在
設計中其它因素如開(kāi)關(guān)噪聲、碼間干擾、非理想回路等對信號相位均有影響。因此我們在在時(shí)序
設計中一方面要合理地加入
設計裕量，另一方面還需要采用其它
設計方法來(lái)減少干擾的影響。
來(lái)源：
高速PCB設計中的時(shí)序分析
本文《高速PCB設計中的時(shí)序分析》由昆山緯亞電子有限公司發(fā)布在分類(lèi)[行業(yè)新聞]，未經(jīng)許可，嚴禁轉載發(fā)布。
