Q:

請問(wèn)，模擬電源處的濾波經(jīng)常是用LC電路。但是，我發(fā)現有時(shí)LC比RC濾波效果差，請問(wèn)這是為什么，濾波時(shí)選用電感，電容值的方法是什么？ 
A: 
LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當。 因為電感的感抗(reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不如RC。但是，使用RC濾波要付出的代價(jià)是電阻本身會(huì )耗能，效率較差，且要注意所選電阻能承受的功率。
電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時(shí)電流的反應能力。如果LC的輸出端會(huì )有機會(huì )需要瞬間輸出大電流，則電感值太大會(huì )阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripple noise)。
電容值則和所能容忍的紋波噪聲規范值的大小有關(guān)。紋波噪聲值要求越小，電容值會(huì )較大。而電容的ESR/ESL也會(huì )有影響。
另外，如果這LC是放在開(kāi)關(guān)式電源(switching regulation power)的輸出端時(shí)，還要注意此LC所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對負反饋控制(negative feedback control)回路穩定度的影響。 
Q:
對于lvds低壓差分信號，原則上是布線(xiàn)等長(cháng)、平行，但實(shí)際上較難實(shí)現，是否能提供一些經(jīng)驗？貴公司產(chǎn)品是否有試用版？ 
A:
差分信號布線(xiàn)時(shí)要求等長(cháng)且平行的原因有下列幾點(diǎn)：
1.平行的目的是要確保差分阻抗的完整性。平行間距不同的地方就等于是差分阻抗不連續。
2.等長(cháng)的目的是想要確保時(shí)序(timing)的準確與對稱(chēng)性。因為差分信號的時(shí)序跟這兩個(gè)信號交叉點(diǎn)(或相對電壓差值)有關(guān)，如果不等長(cháng)，則此交叉點(diǎn)不會(huì )出現在信號振幅(swing amplitude)的中間，也會(huì )造成相鄰兩個(gè)時(shí)間間隔(time interval)不對稱(chēng)，增加時(shí)序控制的難度。
3.不等長(cháng)也會(huì )增加共模(common mode)信號的成分，影響信號完整性(signal integrity)。

Q:
在電路板尺寸固定的情況下，如果設計中需要容納更多的功能，就往往需要提高PCB的走線(xiàn)密度，但是這樣有可能導致走線(xiàn)的相互干擾增強，同時(shí)走線(xiàn)過(guò)細也使阻抗無(wú)法降低，請專(zhuān)家介紹在高速（>100MHz)高密度PCB設計中的技巧? 
A: 
在設計高速高密度PCB時(shí)，串擾(crosstalk interference)確實(shí)是要特別注意的，因為它對時(shí)序(timing)與信號完整性(signal integrity)有很大的影響。以下提供幾個(gè)注意的地方：
1.控制走線(xiàn)特性阻抗的連續與匹配。
2.走線(xiàn)間距的大小。一般?？吹降拈g距為兩倍線(xiàn)寬?？梢酝高^(guò)仿真來(lái)知道走線(xiàn)間距對時(shí)序及信號完整性的影響，找出可容忍的小間距。不同芯片信號的結果可能不同。
3.選擇適當的端接方式。
4.避免上下相鄰兩層的走線(xiàn)方向相同，甚至有走線(xiàn)正好上下重迭在一起，因為這種串擾比同層相鄰走線(xiàn)的情形還大。
5.利用盲埋孔(blind/buried via)來(lái)增加走線(xiàn)面積。但是PCB板的制作成本會(huì )增加。
在實(shí)際執行時(shí)確實(shí)很難達到完全平行與等長(cháng)，不過(guò)還是要盡量做到。除此以外，可以預留差分端接和共模端接，以緩和對時(shí)序與信號完整性的影響。
若對蔽公司的Expedition系列產(chǎn)品有興趣，請電21-64159380，會(huì )有專(zhuān)人為您服務(wù)。

Q:
現在有哪些PCB設計軟件,如何用PROTEL99合理的設計符合自己要求的PCB.比如如何滿(mǎn)足高頻電路的要求,如何考慮電路滿(mǎn)足抗干擾的要求? 謝謝!! 
A: 
我沒(méi)有使用Protel的經(jīng)驗，以下僅就設計原理來(lái)討論。
高頻數字電路主要是考慮傳輸線(xiàn)效應對信號質(zhì)量與時(shí)序(timing)的影響。如特性阻抗的連續與匹配，端接方式的選擇，拓樸(topology)方式的選擇，走線(xiàn)的長(cháng)度與間距，時(shí)鐘(或strobe)信號skew的控制等。
如果器件已經(jīng)固定，一般抗干擾的方式是拉大間距或加ground guard traces

Q:
請問(wèn)板子設計好，生產(chǎn)出來(lái)，DEBUG應從那幾個(gè)方面著(zhù)手。 
A: 
就數字電路而言，首先先依序確定三件事情：
1.確認所有電源值的大小均達到設計所需。有些多重電源的系統可能會(huì )要求某些電源之間起來(lái)的順序與快慢有某種規范。
2.確認所有時(shí)鐘信號頻率都工作正常且信號邊緣上沒(méi)有非單調(non-monotonic)的問(wèn)題。
3.確認reset信號是否達到規范要求。
這些都正常的話(huà)，芯片應該要發(fā)出一個(gè)周期(cycle)的信號。接下來(lái)依照系統運作原理與bus protocol來(lái)debug。

Q:
請問(wèn)適當選擇PCB與外殼接地的點(diǎn)的原則是什么？另外，一般PCB LAYOUT工程師總是根據DESIGN GUIDE/LAYOUT GUIDELINE做，我想了解一般制定GUIDE的是硬件/系統工程師，還是資深PCB工程師？誰(shuí)應該對板級系統的性能負主要責任。謝謝！ 
A:
與外殼接地點(diǎn)選擇的原則是利用chassis ground提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時(shí)鐘產(chǎn)生器附近可以借固定用的螺絲將PCB的地層與chassis ground做連接，以盡量縮小整個(gè)電流回路面積，也就減少電磁輻射。
誰(shuí)應該負責制定guideline可能每個(gè)公司有不同的情況而有不同安排。Guideline的制定必須對整個(gè)系統、芯片、電路動(dòng)作原理有充分的了解，才能制定出符合電氣規范且可實(shí)現的guideline。所以，以我個(gè)人的觀(guān)點(diǎn)，硬件系統工程師似乎較適合這個(gè)角色。當然，資深PCB工程師可以提供在實(shí)際實(shí)現時(shí)的經(jīng)驗，使得這guideline可以實(shí)現的更好。

Q:
您能比較一下CandenceInnovedaMentorZuken公司各自的自動(dòng)布線(xiàn)及SI仿真工具嗎？有沒(méi)有測試指標呢？ 
A: 
通常各公司自動(dòng)布線(xiàn)引擎的算法多多少少都會(huì )有各自較喜歡的繞線(xiàn)模式，如果所測試的板子的繞線(xiàn)模式較符合某種算法，則那一個(gè)工具所表現的結果可能會(huì )較好，這也是為什么每家公司都有他們各自的數據來(lái)宣稱(chēng)他們的自動(dòng)布線(xiàn)是好的。所以，好的測試方式就是用貴公司的設計在各家自動(dòng)布線(xiàn)工具上來(lái)跑。測試的指針有繞線(xiàn)的完成率及所花的時(shí)間。
仿真工具重要的是仿真引擎的精確度及對線(xiàn)路的模型與算法是否符合貴公司設計的需求。例如，如果所設計的時(shí)鐘頻率為400MHz，這時(shí)仿真工具能否提供正確的AC loss模型就很重要。其它可考慮使用者接口是否方便操作，是否有定制化(customization)的方法，利于batch run。

Q:
我想請問(wèn)一個(gè)問(wèn)題:因覺(jué)機器布的不如意,調整起來(lái)反而費時(shí)。我一般是用的手工布線(xiàn),現在搞的PCB板多半要用引腳密度較大的貼片封裝芯片,而且帶總線(xiàn)的(ABUS,DBUS,CBUS等),因工作頻率較高,故引線(xiàn)要盡可能短.自然的就是很密的信號線(xiàn)勻布在小范圍面積的板子上。我現感覺(jué)到花的時(shí)間較多的是調整這些密度大的信號線(xiàn), 一是調整線(xiàn)間的距離,使之盡可能的均勻。因為在布線(xiàn)的過(guò)程中,一般的都時(shí)不時(shí)的要改線(xiàn)。每改一次都要重新均勻每一根已布好的線(xiàn)的間距。越是布到后，這種情況越是多。 二是調整線(xiàn)的寬度,使之在一定寬度中盡可能的容下新増加的線(xiàn)。一般一條線(xiàn)上有很多彎曲,一個(gè)彎就是一段,手工調整只能一段一段地調整,調整起來(lái)也費時(shí)間。 我想如果在布線(xiàn)的過(guò)程中,能按我的思路先粗粗地手工拉線(xiàn),完了以后, 軟件能從這兩個(gè)方面幫我自動(dòng)地調整?；蚴羌幢阋巡纪?，如要改線(xiàn)，也是粗粗地改一下，然后讓軟件調整。甚至，到后我覺(jué)的需要調整元件的封裝，也就是說(shuō)整片布線(xiàn)都需要調整，都讓軟件來(lái)干。那樣就要快多了.我用的是Protel98。我知道這軟件能做自動(dòng)均勻調整元件封裝的距離而不能自動(dòng)調整線(xiàn)距和線(xiàn)寬?？赡苁瞧渲械囊恍┕δ芪疫€不會(huì )用,或是有其他什么辦法,在此請教一下。 
A:
線(xiàn)寬和線(xiàn)距是影響走線(xiàn)密度其中兩個(gè)重要的因素。一般在設計工作頻率較高的板子時(shí)，布線(xiàn)之前需要先決定走線(xiàn)的特性阻抗。在PCB迭層固定的情況下，特性阻抗會(huì )決定出符合的線(xiàn)寬。而線(xiàn)距則和串擾(Crosstalk)大小有絕對的關(guān)系。小可以接受的線(xiàn)距決定于串擾對信號時(shí)間延遲與信號完整性的影響是否能接受。這小線(xiàn)距可由仿真軟件做預仿真(pre-simulation)得到。也就是說(shuō)，在布線(xiàn)之前，需要的線(xiàn)寬與小線(xiàn)距應該已經(jīng)決定好了，并且不能隨意更動(dòng)，因為會(huì )影響特性阻抗和串擾。這也是為什幺大部分的EDA布線(xiàn)軟件在做自動(dòng)布線(xiàn)或調整時(shí)不會(huì )去動(dòng)線(xiàn)寬和小線(xiàn)距。
如果這線(xiàn)寬和小線(xiàn)距已經(jīng)設定好在布線(xiàn)軟件，則布線(xiàn)調整的方便與否就看軟件繞線(xiàn)引擎的能力強弱而定。如果您對蔽公司Expedition有興趣試看看我們的繞線(xiàn)引擎，請電21-64159380，會(huì )有專(zhuān)人為您服務(wù)。

Q:
我公司打算采用柔性電路板設計來(lái)解決小型成像系統中信號傳送和電路板互接的問(wèn)題。請問(wèn)剛柔板設計是否需要專(zhuān)用設計軟件與規范？另外內何處可以承接該類(lèi)電路板加工？謝謝。 
A:
可以用一般設計PCB的軟件來(lái)設計柔性電路板(Flexible Printed Circuit)。一樣用Gerber格式給FPC廠(chǎng)商生產(chǎn)。由于制造的工藝和一般PCB不同，各個(gè)廠(chǎng)商會(huì )依據他們的制造能力會(huì )對小線(xiàn)寬、小線(xiàn)距、小孔徑(via)有其限制。除此之外，可在柔性電路板的轉折處鋪些銅皮加以補強。至于生產(chǎn)的廠(chǎng)商可上網(wǎng)”FPC”當關(guān)鍵詞查詢(xún)應該可以找到。

Q:
能介紹一些外的目前關(guān)于高速PCB設計水平、加工能力、加工水平、加工材質(zhì)以及相關(guān)的技術(shù)書(shū)籍和資料嗎？ 
A: 
現在高速數字電路的應用有通信網(wǎng)路和計算機等相關(guān)領(lǐng)域。在通信網(wǎng)路方面，PCB板的工作頻率已達GHz上下，迭層數就我所知有到40層之多。計算機相關(guān)應用也因為芯片的進(jìn)步，無(wú)論是一般的PC或服務(wù)器(Server)，板子上的高工作頻率也已經(jīng)達到400MHz (如Rambus) 以上。因應這高速高密度走線(xiàn)需求，盲埋孔(blind/buried vias)、mircrovias及build-up制程工藝的需求也漸漸越來(lái)越多。 這些設計需求都有廠(chǎng)商可大量生產(chǎn)。
以下提供幾本不錯的技術(shù)書(shū)籍：
1.Howard W. Johnson，“High-Speed Digital Design – A Handbook of Black Magic”；
2.Stephen H. Hall，“High-Speed Digital System Design”；
3.Brian Yang，“Digital Signal Integrity”；

Q:
我覺(jué)得信號線(xiàn)特性阻抗的微帶線(xiàn)和帶狀線(xiàn)模型都是要參考地平面的，現在我想問(wèn)一下，如果信號線(xiàn)下面的銅皮都被掏空，沒(méi)有參考的地平面，該如何計算頂層的信號線(xiàn)的特性阻抗？另外，我看一些資料寫(xiě)在消除信號線(xiàn)上噪聲方面，電源平面也可以和地平面起相同的作用，是嗎？ 
A:
沒(méi)有參考平面時(shí)電場(chǎng)與磁場(chǎng)的互動(dòng)關(guān)系與有參考平面時(shí)不同，而這互動(dòng)關(guān)系會(huì )影響到特性阻抗的值?，F在絕大部分特性阻抗的計算公式都是假設有參考平面的， 我還沒(méi)看到這種無(wú)參考平面的特性阻抗公式。但是，可以用TDR (Time Domain Reflectometer)對實(shí)際的板子做量測來(lái)得到無(wú)參考平面的特性阻抗。
信號線(xiàn)上的噪聲產(chǎn)生的原因是別的線(xiàn)上的信號所產(chǎn)生的電場(chǎng)和磁場(chǎng)的能量經(jīng)由mutual inductance及mutual capacitance而傳到被感染的信號線(xiàn)上。電源平面和地平面基本上都是金屬平面，所以對電場(chǎng)磁場(chǎng)都有屏蔽效應(shielding effect)。